近日，網(wǎng)上出現(xiàn)了基于Cannon Lake架構(gòu)的英特爾 CPU 樣本，設(shè)計(jì)為 10nm 芯片的 CPU采用了三芯片設(shè)計(jì)?；蛟S英特爾將會(huì)在其未來的處理器中采用小芯片/混合設(shè)計(jì)。
英特爾的 10nm Cannon Lake-Y“特殊樣品”CPU
YuuKi_AnS透露的圖片顯示，上述 SKU 是僅供內(nèi)部使用的“特殊樣品”系列的一部分。由于該特定芯片從未零售，我們可以假設(shè)這些特殊芯片并非用于大眾營銷，而是用于測試和內(nèi)部測試目的。
根據(jù)Angstronomics 的 SkyJuice分析，這里的 CPU 示例圖片是一個(gè) 3-die MCP（多芯片處理器），采用 BGA1392 封裝，尺寸為 28mmx16.5mm。封裝上有三個(gè)小芯片，10nm CPU 芯片是這三個(gè)芯片中最大的，尺寸為 70.5mm2，其次是尺寸為 46.17mm2的 PCH 芯片，最后是尺寸為 13.72mm2的McIVR 芯片。
第三個(gè)小芯片用作 CPU 的集成穩(wěn)壓器 (IVR)，該功能起源于幾年前英特爾的Haswell（和Devil’s Canyon ）第四代 CPU 架構(gòu)。但由于有額外的芯片，Cannon 的實(shí)現(xiàn)被稱為多芯片集成穩(wěn)壓器 (McIVR)。McIVR本應(yīng)處理兩個(gè)小芯片之間的電壓調(diào)節(jié)，但英特爾此后又選擇了 FIVR，并且還在考慮將 DLVR 用于他們的一些下一代設(shè)計(jì)。
IVR 于 2013 年首次在英特爾的第四代 Haswell 架構(gòu)中首次亮相。IVR 改變了主板和處理器處理電力傳輸?shù)姆绞?。它將CPU電壓調(diào)節(jié)直接從主板轉(zhuǎn)移到CPU芯片中。
英特爾表示，這大大簡化了Haswell 平臺(tái)的供電設(shè)計(jì)，IVR 能夠?qū)⒅靼迳系奈鍌€(gè)穩(wěn)壓器替換為 CPU 內(nèi)部的一個(gè)。這種設(shè)計(jì)的另一個(gè)好處包括對處理器進(jìn)行更細(xì)粒度的電壓控制。但最終，處于未知的原因，英特爾在第五代 Broadwell 芯片之后取消了所有主流桌面架構(gòu)上的 IVR。然而，我們認(rèn)為它的移除與熱問題和芯片尺寸限制有關(guān)。盡管如此，IVR 在 Haswell 之后重新出現(xiàn)在其他架構(gòu)中，包括一些移動(dòng)架構(gòu)和英特爾的Skylake-X HEDT 架構(gòu)。
英特爾也計(jì)劃將 IVR 集成到其 Cannon Lake 移動(dòng)處理器中，這個(gè)原型就是這個(gè)想法的證明。但是，IVR 在 Cannon Lake 中的獨(dú)特之處在于它的多芯片實(shí)現(xiàn)。
從英特爾的角度來看，這種方法很有意義，可以顯著改善芯片的電壓余量和溫度限制。由于筆記本電腦上的 CPU 散熱器比臺(tái)式機(jī)散熱器小得多，因此CPU 需要具有盡可能高的熱效率。將 IVR 移至單獨(dú)的芯片即可做到這一點(diǎn)，并將熱量分散到不同的區(qū)域，從而使 CPU 冷卻器能夠更有效地處理熱傳遞。
以前的 IVR 設(shè)計(jì)，特別是 Haswell 上的設(shè)計(jì)，使芯片變得特別熱，因?yàn)?CPU 冷卻器現(xiàn)在必須處理來自穩(wěn)壓器和 CPU 內(nèi)核、集成顯卡和 CPU 緩存組合的熱量。
英特爾 Cannon Lake-Y 10nm CPU 系列僅發(fā)布了兩個(gè) SKU，即 Core i3-8121U 和 M3-8114Y。兩者都包含 2 個(gè)具有 4 個(gè)線程的 Palm Cove 內(nèi)核，但它們僅在少數(shù)筆記本電腦和 NUC 中提供。
遺憾的是，這種三芯片設(shè)計(jì)從未上市。10nm Cannon Lake CPU 是第一個(gè)在 10nm 工藝節(jié)點(diǎn)上制造的芯片，但由于與產(chǎn)量相關(guān)的幾個(gè)問題，當(dāng)行業(yè)發(fā)展時(shí)，CPU 就進(jìn)入了市場。因此，英特爾自己嘗試在未來幾年內(nèi)迅速用 Ice Lake 和 Tiger Lake CPU 取代這個(gè)家族，這意味著 Cannon Lake 的壽命很短。
英特爾的10nm之路
英特爾最早公布10nm工藝是在2015年7月。當(dāng)時(shí)，英特爾指出此項(xiàng)工藝存在Multi-patterning缺陷密度高、良率低的問題。而且，10nm（品名：Cannon Lake）的量產(chǎn)時(shí)間是在2017年的下半年，相對原計(jì)劃晚了一年左右。
2018年年初，英特爾表示：“Cannon Lake已經(jīng)開始小規(guī)模量產(chǎn)，2018年下半年計(jì)劃開始量產(chǎn)”。但是，2018年4月，英特爾又公布說：“由于良率較低，10nm工藝CPU的量產(chǎn)推遲到2019年”。后來，2019年量產(chǎn)了第二代10nm工藝（注意，不要與10nm+工藝混淆），與首代10nm工藝技術(shù)相比，很多方面都有明顯的優(yōu)勢。
英特爾本身應(yīng)該在2015年（首次正式公布10nm的時(shí)間）甚至之前就已經(jīng)了解10nm工藝的優(yōu)缺點(diǎn)。在充分了解了風(fēng)險(xiǎn)的基礎(chǔ)上，英特爾認(rèn)識(shí)到必須要在未來數(shù)年內(nèi)大批量生產(chǎn)與成本、性能、市場投入時(shí)間相匹配的CPU。
于是，在2016年年初，英特爾新發(fā)布了新的基本理念，目的是為了導(dǎo)入新工藝技術(shù)、微架構(gòu)。也就是說，延續(xù)了十年的“Tick-Tock模式壽終正寢，新的“PAO（Process-Architecture-Optimization，制程-架構(gòu)-優(yōu)化）”開始上場。即，通過長期優(yōu)化微架構(gòu)，反復(fù)改善工藝技術(shù)、產(chǎn)品設(shè)計(jì)。
Brookwood表示，十年來“Tick-Tock”充分發(fā)揮了其作用。但是，在14納米中稍微“跌了個(gè)跟頭”，導(dǎo)致量產(chǎn)時(shí)間延遲一年，而且在10納米工藝中徹底“崩塌”。另一方面，臺(tái)積電卻保持兩年更新一次的步調(diào)，雖然臺(tái)積電的性能提高速度不太快，但性能預(yù)測的準(zhǔn)確度卻極高。實(shí)際上，在英特爾還在14納米“徘徊”的時(shí)候，AMD幾乎已經(jīng)將所有系列的產(chǎn)品委托給臺(tái)積電的7納米工藝生產(chǎn)。
*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請聯(lián)系后臺(tái)。
